首页 >> 聚合资讯 >> 快讯 >> 正文

三星在3nm工艺节点采用的GAAFET晶体管是什么?

2019/5/15 18:53:18 来源:i冰宇宙

​​晶体管结构:过去(平面晶体管Planar FET)、现在(鳍式场效应晶体管FinFET)、未来(环绕栅极晶体管GAAFET)。

三星在3nm工艺节点采用的GAAFET晶体管是什么?

目前只有三星一家布局了GAAFET结构,应用于3nm,而三星在GAAFET独创了优化后的版本MBCFET结构。


为了方便理解,介绍下晶体管的发展历史故事梗概。


故事大概是这样的:众所周知,0和1生万物,是信息世界(说现实世界也没毛病)的“道”,而晶体管承载着将0101之类的数字信息转换成电信号的半导体硬件。晶体管由“沟道”和“栅极”组成,其中电流在半导体的源极和漏极之间流动,“栅极”用于管理流过沟道的电流。 门通过放大电信号并且还用作开关来产生二进制系统数据。 因此,晶体管基本上是半导体芯片的基本元件。


随着晶体管变小,源极和漏极之间的距离变小,使得晶体管难以作为开关工作。 这被称为“短沟道效应”,平面晶体管的设计停留在20nm节点。


三星在3nm工艺节点采用的GAAFET晶体管是什么?


为了克服短沟道效应,全耗尽晶体管成为下一代晶体管。 该晶体管使用薄硅(Si)沟道,通过增强栅极调整沟道的能力来避免短沟道效应。 其结构格式由传统晶体管(平面沟道上的栅极)演变而来,变成薄而坚固的结构,具有与三个侧面的门互锁的直立矩形通道。 由于这个薄的站立通道有点像鱼的背鳍,它也被称为'鳍式晶体管'。


平面晶体管仅允许沟道和栅极仅在一个平面中接触,但是鳍式晶体管具有三维结构,其允许沟道的三个侧面(不包括其底部)与栅极接触。 这种与栅极的增加的接触改善了半导体性能并且增加了工作电压的降低,解决了由短沟道效应引起的问题。


然而,在经过几代开发和工艺转换之后,鳍式晶体管现在也面临着局限。 半导体工业越来越需要能够进一步降低工作电压的晶体管。 尽管鳍式晶体管的三维结构,四个侧面中只有三个与栅极接触现在正成为限制,所以FinFET晶体管也就只能支撑到4nm节点。


接下来怎么办,按照刚才的思路,沟道和栅极的接触面越多越好,那么如何让它四个面都接触呢,GAAFET应运而生,这个设计使得沟道的四个截面都和栅极接触,360度环绕消除短沟道效应。


三星在3nm工艺节点采用的GAAFET晶体管是什么?(2)


典型的GAA晶体管是纳米柱,直径太小才1nm,但是沟道需要尽可能宽允许大量电流通过,所以三星把这几根纳米柱改成面积大的纳米片,被称为MBCFET晶体管(多桥通道场效应晶体管),这是三星的专利设计,MBCFET™通过将线形通道结构与二维纳米片对齐,增加了与栅极接触的面积,从而实现更简单的器件集成以及增加电流。 三星的MBCFET™是一种具有竞争力的晶体管结构,它不仅包括通过GAA结构减轻短沟道效应的手段,而且还通过扩展通道面积来提高性能。


三星在3nm工艺节点采用的GAAFET晶体管是什么?(3)


与现有的7nm鳍式晶体管工艺技术相比,MBCFET™可将功耗降低50%,性能提高30%,并将晶体管占用面积减少45%。

GAA晶体管的发展,相当于半导体技术的工业革命,是一个艰难的过程,三星是目前唯一提供未来交付计划的公司。 此外,MBCFET™的成功创造标志着三星全球业界领先的技术实力。 它为改变半导体产业奠定了基础,否则如果按照FinFET的思路,半导体产业将停留在4nm规模。


三星在这方面抢占了先机,比台积电和英特尔早了至少一年,三星的3nm Gate-All-Around(GAA)工艺,3GAE,开发正在进行中。该公司今天指出,它的工艺设计套件(PDK)版本0.1 for 3GAE已于4月发布。


上个月24日,三星电子宣布,将在未来10年内(至2030年)在包括代工服务在内的其逻辑芯片业务上投资133兆韩元 (约1158亿美元 ),以期超越台积电,成为全球第一大芯片代工厂,目前看来,布局3nm GAA工艺是一个好开端。


​​​​

声明:本文作者:i冰宇宙,查看更多作者资讯请关注i冰宇宙。本文章仅供学习、交流,版权归原作者所有,如需商用请联系原作者。本站不以盈利为目的,转载目的在于传递更多信息(如您文章声明了转载权限,本站不会进行聚合,),但不代表本站赞同该文章观点和对其真实性负责。如涉及作品内容、版权和其它问题,请致邮与本网联系(admin#juhesky.com(#改为@)),我们将在第一时间删除内容!